1. Jurnal
2. Alat dan Bahan
.png)
Gambar 2.1 Module D'Lorenzo
.png)
Gambar 2.2 Jumper
1. Panel DL 2203C
2. Panel DL 2203D
3. Panel DL 2203S
4. Jumper
3. Rangkaian Simulasi
.png)
4. Prinsip Kerja
Clock A dan Clock B dipasang ke masing masing QA, sehingga waktu yang dibutuhkan Clock B untuk aktif 2 kali lebih lambat dari Clock A, sehingga menghasilkan output yang berurutan
5. Video Penjelasan
6. Analisa
1. Analisa output berdasarkan IC yang digunakan!
Jawab :
Pada rangkaian ini
2. Analisa hasil kondisi 3 pada percobaan 2a dan kondisi 3 percobaan 2b!
Jawab :
Pada kondisi 3 percobaan 2a menghasilkan output counter yang berpola dan tidak berurutan dikarenakan pada rangkaian ini memakai counter asyncronus, dimana input yang dipakai adalah dari clock yang diparalelkan sehingga menghasilkan output yang tidak berurutan
Padan kondisi 3 percobaan 2b menghasilkan output counter yang berpola dari 0 - 15 dikarenakan pada rangkaian ini adalah rangkaian counter syncronus, dimana input yang dipakai adalah dari clock nya masing - masing sehingga menghasilkan output yang berurutan
3. Pengaruh Clock A dan Clock B pada IC yang digunakan!
Jawab :
Pada percobaan 2a Clock A dan Clock B dihubungkan ke masing - masing QA sehingga output dari counter ini berurutan dai 0 - 15
7. Link Download
File Video download
File datasheet download
Tidak ada komentar:
Posting Komentar